IBM zaprezentował chip 0,7 nm - 100 miliardów tranzystorów na powierzchni paznokcia

IBM właśnie dokonał czegoś, o czym fizycy szeptali od lat: zszedł poniżej bariery 1 nanometra. 25 czerwca 2026 roku firma ogłosiła układ scalony wykonany w technologii 0,7 nm, czyli 7 angstremów. Dla porównania: ludzki krwinek czerwony ma około 7000 nanometrów średnicy. Ten układ jest mniejszy o cztery rzędy wielkości od czegoś, co już jest niewidoczne gołym okiem.

Branża półprzewodników od kilku lat bije głową w sufit tradycyjnej miniaturyzacji. TSMC, Intel i Samsung od miesięcy zmagają się z problemem, który fizycy znają pod nazwą efektów kwantowych przy ekstremalnej miniaturyzacji. IBM odpowiedział nie kolejnym krokiem w dół, ale skokiem w górę - dosłownie.

Tranzystory idą w górę, nie w bok

Kluczem do przebicia bariery 1 nm jest architektura nanostack - pierwsza w branży trójwymiarowa konstrukcja rozwijająca technologię nanosheet, którą również opracowało IBM. Dotychczas przez ponad 60 lat branża skalowała tranzystory w dwóch wymiarach: X i Y. IBM odblokował oś Z, podobnie jak urbanistyka odpowiada na brak miejsca w mieście wieżowcami zamiast rozbudowy wszerz.

Nanostack pionowo układa i przesuwa względem siebie warstwy tranzystorów, co pozwala zwiększyć ich liczbę na pojedynczym układzie oraz niezależnie optymalizować parametry wydajnościowe i energetyczne poszczególnych warstw. W praktyce: kanał tranzystora składa się z trzech nanosheetów, każdy o grubości 15 atomów, rozmieszczonych co 9 nanometrów.

Uwaga ⚠️

Nazwa „0,7 nanometra” to określenie generacji technologicznej, nie fizyczny wymiar. MIT Technology Review zwraca uwagę, że odległość między tranzystorami od lat utrzymuje się na poziomie około 40 nanometrów. Węzeł technologiczny to marketing, nie linijka.

Nowy układ mieści niemal 100 miliardów tranzystorów na powierzchni wielkości paznokcia, co stanowi niemal dwukrotnie wyższą gęstość niż układ 2 nm zaprezentowany przez IBM w 2021 roku. To nie jest iteracja. To zmiana filozofii projektowania.

Liczby, które mają znaczenie

Technologia oferuje do 50% wyższą wydajność lub 70% lepszą efektywność energetyczną w porównaniu z układami 2 nm. Dla centrów danych, które coraz bardziej duszą się pod rachunkami za prąd od modeli generatywnej sztucznej inteligencji, ta druga liczba jest ważniejsza. Jay Gambetta, dyrektor IBM Research, spodziewa się, że w ciągu dekady układy z nanostackiem będą powszechnie używane w centrach danych, gdzie lepsza efektywność energetyczna pomoże obiektom lepiej zarządzać zużyciem energii.

IBM przeskalował też pamięć SRAM o 40% w projekcie 7-angstremowym - to największy skok w tej kategorii od ponad dekady. Dostęp do pamięci podręcznej to jedno z głównych wąskich gardeł w obliczeniach sztucznej inteligencji. Mniejsza powierzchnia pamięci przy wyższej pojemności oznacza, że te układy będą przetwarzać dane szybciej niż poprzednie generacje.

IBM przewiduje wdrożenie technologii nanostack do produkcji w ciągu najbliższych pięciu lat. Firma zapowiada, że będzie partnerować z producentami półprzewodników przy wytwarzaniu rzeczywistych układów, a architektura nadaje się do wielu typów układów, w tym GPU i CPU.

Dekada spokoju dla branży

Prawo Moore’a oficjalnie przestało być prawem fizyki, a stało się prawem PR jakieś pięć lat temu. IBM twierdzi, że architektura nanostack zapewnia mapę drogową dla półprzewodników na co najmniej kolejną dekadę. To silna deklaracja w branży, gdzie każda nowa generacja wygląda jak ostatnia możliwa.

Nanostack opiera się na kilku kluczowych przełomach: ultracienkim wiązaniu dielektrycznym wafli, inżynierii podwójnych kanałów oraz funkcjonalnej operacji falownika CMOS, co razem potwierdza, że technologia może być fizycznie zbudowana i obsługuje rzeczywiste obliczenia. IBM nie pokazuje renderów na slajdach - układ działa.

Sceptycyzm jest jednak uzasadniony. Pięć lat do produkcji to długi horyzont w branży, gdzie rok to wieczność. IBM nie ogłosił konkretnego partnera produkcyjnego, koszty wytwarzania są na razie niewiadomą, a rzeczywisty uzysk przy tak złożonej trójwymiarowej strukturze będzie testem dla całej linii produkcyjnej. Huiming Bu, wiceprezes IBM ds. globalnych badań nad półprzewodnikami, wskazał kilka obszarów wymagających pracy: wiązanie cieplnie przewodzące, ulepszone procesy produkcji tylnej strony wafra, trójwymiarowa metrologia do kontroli jakości oraz automatyzacja projektowania kompatybilna z nowymi strukturami 3D.

Protip ✅

Jeśli śledzisz rynek procesorów sztucznej inteligencji: skalowanie SRAM o 40% to cicha rewolucja dla wnioskowania modeli językowych. Mniejszy czas dostępu do pamięci podręcznej bezpośrednio przekłada się na szybkość odpowiedzi modeli - bardziej niż sama moc obliczeniowa.

IBM mówi „sprawdzam” całej branży

IBM historycznie ogłasza przełomy, które do produkcji trafiają przez TSMC lub Samsung. Tak było z 2 nm w 2021 roku - technologię komercyjnie wdrożyło TSMC, nie IBM. Laboratorium IBM w Albany wkrótce zostanie wyposażone w system litografii High NA EUV firmy ASML, który jest kluczową technologią dla dalszej miniaturyzacji i umożliwia precyzyjne odwzorowywanie struktur na waflach krzemowych. To ważny sygnał, że IBM traktuje temat produkcyjnie, nie tylko badawczo.

Dla sektora sztucznej inteligencji i centrów danych ogłoszenie ma konkretne implikacje: jeśli technologia trafi do produkcji zgodnie z planem, układy dostępne około 2031 roku mogą radykalnie zmienić rachunek ekonomiczny trenowania dużych modeli językowych. Siedemdziesiąt procent oszczędności energetycznych przy rosnących kosztach operacyjnych centrów danych to nie liczba ze slajdu - to argument budżetowy.